

## 2 Проектування друкованої плати

### 2.1 Побудова нормального дерева графа

Для побудови нормального дерева графа необхідно використати схему заміщення Гуммеля-Пуна для біполярного транзистора.




Рис. 2.1 Електрична схема з заміщенням біполярним транзистором

Для отриманої електричної схеми будуюмо нормальне дерево графа.




Рис 2.2 Нормальне дерево графа




Рис. 2.3 Нормальне дерево графа з контурами хорд




Рис. 2.4 Нормальне дерево графа з перерізами ребер

## 2.2 Запис топологічних матриць на основі нормального дерева графа

### Побудова $M$ -матриці

	E1	E2	E3	C2	C3	C4	R1	R2	R3	R6
C1	-1	1	0	0	0	0	-1	0	0	0
R4	0	0	0	0	-1	0	0	-1	0	-1
R5	0	1	-1	1	-1	0	-1	-1	0	-1
R7	0	0	0	0	-1	0	0	0	0	0
R8	0	0	0	0	0	-1	0	0	0	0
R9	0	-1	0	0	0	0	1	1	1	1
I1	0	0	0	0	1	0	0	0	0	0
I2	0	0	0	0	0	1	0	0	0	0
I3	0	0	0	0	1	-1	0	0	0	0

$$U_{\text{хорд}} = -M \cdot U_{\text{ребер}}, \quad (2.1)$$

$$\begin{pmatrix} U_{R2} \\ U_{R4} \\ U_{R5} \\ U_{R7} \\ U_{R8} \\ U_{R9} \\ U_{I1} \\ U_{I2} \\ U_{I3} \end{pmatrix} := - \begin{pmatrix} 0 & 0 & 0 & -1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & -1 & 0 & 0 & 0 & -1 & 0 & 0 \\ 1 & 0 & -1 & -1 & 0 & 1 & 0 & -1 & 0 & -1 \\ 0 & 0 & 0 & 0 & 0 & -1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & -1 & 0 & 0 & 0 \\ -1 & 0 & 0 & 1 & 1 & 0 & 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 & -1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & -1 & -1 & 0 & 0 & 0 \end{pmatrix} \cdot \begin{pmatrix} U_{E1} \\ U_{E2} \\ U_{E3} \\ U_{C1} \\ U_{C2} \\ U_{C3} \\ U_{C4} \\ U_{R1} \\ U_{R3} \\ U_{R6} \end{pmatrix}$$

### Побудова $A$ -матриці

	C1	R4	R5	R7	R8	R9	I1	I2	I3
E1	-1	0	0	0	0	0	0	0	0
E2	-1	0	-1	0	0	1	0	0	0

E3	0	0	1	0	0	0	0	0	0
C2	0	0	-1	0	0	0	0	0	0
C3	0	1	1	1	0	0	-1	0	-1
C4	0	0	0	0	1	0	0	-1	1
R1	1	0	1	0	0	-1	0	0	0
R2	0	1	1	0	0	-1	0	0	0
R3	0	0	0	0	0	-1	0	0	0
R6	0	1	1	0	0	-1	0	0	0

$$I_{\text{ребер}} = A \cdot I_{\text{хорд}}, \quad (2.2)$$

$$\begin{pmatrix} I_{E1} \\ I_{E2} \\ I_{E3} \\ I_{C1} \\ I_{C2} \\ I_{C3} \\ I_{C4} \\ I_{R1} \\ I_{R3} \\ I_{R6} \end{pmatrix} := \begin{pmatrix} 0 & 1 & 1 & 0 & 0 & -1 & 0 & 0 & 0 \\ 0 & -1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & -1 & 0 & 0 & 0 & 0 & 0 & 0 \\ -1 & -1 & -1 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & -1 & 0 & 0 & -1 & 0 & -1 \\ 0 & 0 & 0 & 0 & -1 & 1 & 0 & 1 & -1 \\ 0 & -1 & -1 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & -1 & 0 & 0 & 1 & 0 & 0 & 0 \end{pmatrix} \cdot \begin{pmatrix} I_{R2} \\ I_{R4} \\ I_{R5} \\ I_{R7} \\ I_{R8} \\ I_{R9} \\ I_{I1} \\ I_{I2} \\ I_{I3} \end{pmatrix}$$

$$\left\{ \begin{array}{l} U_{R2} = U_{C1} \\ U_{R4} = -U_{E1} + U_{E2} + U_{C1} + U_{R1} \\ U_{R5} = -U_{E1} + U_{E3} + U_{C1} - U_{C3} + U_{R1} + U_{R6} \\ U_{R7} = U_{C3} \\ U_{R8} = U_{C4} \\ U_{R9} = U_{E1} - U_{C1} - U_{C2} - U_{C4} - U_{R1} - U_{R3} - U_{R6} \\ U_{I1} = U_{C3} \\ U_{I2} = -U_{C4} \\ U_{I3} = U_{C3} + U_{C4} \end{array} \right.$$

$$\left\{ \begin{array}{l} I_{E1} = I_{R4} + I_{R5} - I_{R9} \\ I_{E2} = -I_{R4} \\ I_{E3} = -I_{R5} \\ I_{C1} = -I_{R2} - I_{R4} - I_{R5} + I_{R9} \\ I_{C2} = I_{R9} \\ I_{C3} = I_{R5} - I_{R7} - I_{I1} - I_{I3} \\ I_{C4} = -I_{R8} + I_{R9} + I_{I2} - I_{I3} \\ I_{R1} = -I_{R4} - I_{R5} + I_{R9} \\ I_{R3} = I_{R9} \\ I_{R6} = -I_{R5} + I_{R9} \end{array} \right.$$

### 2.3 Проведення аналізу перехідних процесів у схемі

Для проведення аналізу перехідних процесів використаємо програму для аналогового і цифрового моделювання електричних та електронних кіл Micro-Cap 9.




Рис. 2.5 Перехідні процеси в резисторі R1




Рис. 2.6 Максимальна та мінімальна розсіювана потужність на R1




Рис. 2.7 Перехідні процеси в резисторі R2




Рис. 2.8 Максимальна та мінімальна розсіювана потужність на R2




Рис. 2.9 Перехідні процеси в резисторі R3




Рис. 2.10 Максимальна та мінімальна розсіювана потужність на  $R3$




Рис. 2.11 Перехідні процеси в резисторі  $R4$






Рис. 2.12 Максимальна та мінімальна розсіювана потужність на R4





Рис. 2.13 Перехідні процеси в резисторі R5



2.14 Максимальна та мінімальна розсіювана потужність на R5




Рис. 2.15 Перехідні процеси в конденсаторі C1




Рис. 2.16 Перехідні процеси в конденсаторі C2




Рис. 2.17 Перехідні процеси в колекторі біполярного транзистора Q1




Рис. 2.18 Перехідні процеси в емітері біполярного транзистора Q1




Рис. 2.19 Перехідні процеси в базі біполярного транзистора Q1




Рис. 2.20 Напруги між базою та емітером, базою та колектором, емітером та колектором

Voltage Source
✕

Имя атрибута компонента  

VALUE

☐ показ.

Величина  

AC 10 Sin 0 12 8meg 0 0 0

... ☐ показ. 

Изменить

Отображать на схеме

☐ Маркеры выводов
☐ Названия выводов
☐ Номера выводов
☒ Ток
☒ Мощность
☒ Состояние

Цвет

PART=V1  
VALUE=DC 0 AC 10 Sin 0 12 8meg 0 0 0  
COST=  
POWER=  
SHAPEGROUP=Default

Voltage vs. Time

OK

Отмена

Шрифт

Добавить

Удалить

Просмотр

По умолчанию

Новый

Найти

График

Синтаксис

IBIS

Помощь

Сохранить

☒ Разрешен
☒ Help Bar

Ссылка

None | Pulse | Sin | Exp | PWL | SFFM | Noise | Gaussian | Define

Величина в DC-анализе  
VO 0

Амплитуда в AC-анализе  
VA 12

Фаза в AC-анализе  
0

Частота  
8meg

Задержка  
0

Затухание  
0

Фазовый сдвиг  
0

По умолчанию

Typical

Damped

PhaseA

PhaseB

PhaseC

Рис. 2.21 Вікно параметрів джерела напруги E1




Рис. 2.22 Часова залежність напруги джерела E1

The figure shows the 'Voltage Source' parameter window. The window is titled 'Voltage Source'. It contains several sections for configuring the source. The 'PART=V3' section shows the source name and the pulse parameters: 'VALUE=DC 0 AC 1 0 Pulse 0 6 0 80n 80n 1200n'. The 'Pulse' tab is selected. The 'Pulse' section contains parameters for the pulse width (80n), period (1200n), and amplitude (1). The 'AC' section contains parameters for the AC value (1), phase (0), and time delay (0). The 'None' tab is also visible. The window includes buttons for 'OK', 'Отмена', 'Шрифт', 'Добавить', 'Удалить', 'Просмотр', 'По умолчанию', 'Новый', 'Найти', 'График', 'Синтаксис', 'IBIS', 'Помощь', and 'Сохранить'. There is also a 'Ссылка' button.

Рис. 2.23 Вікно параметрів джерела напруги E3




Рис. 2.24 Часова залежність напруги джерела E3

## 2.5 Побудова друкованої плати

Для побудови друкованої плати необхідно спочатку створити електричне коло в редакторі Schematic Capture. Для цього заміщуємо резистори та конденсатори згідно номінального ряду Е-24.




Рис. 2.25 Електрична схема в редакторі Schematic Capture

Після створення електричної схеми надсилаємо її до компонента PCB



Layout. Виконуємо автоматичне позиціонування елементів і трасування.  
Додаємо монтажні отвори та визначаємо межі друкованої плати.




Рис. 2.26 Вигляд схеми після позиціонування та трасування в РСВ Layout




Рис. 2.27 Верхня сторона друкованої плати в 3D режимі




Рис. 2.28 Нижня сторона друкованої плати в 3D режимі